Аннотация. . Рассматривается модификация метода каскада, основанного на разложении Шеннона. Метод используется для построения быстродействующих логических элементов на КМОП-транзисторах. При этом используются две идеи: 1) введение в схему вместо полюсов питания инфо
Ключевые слова: метод Шеннона, метод каскадов, быстродействующий логический элемент, комплементарный МОП-транзистор, селектор, элемент ЗАПРЕТ, многовходовой элемент ЧЁТНОСТЬ/НЕЧЁТНОСТЬ.
Abstract. The work contains the following sections: Introduction, Treatment of MRC-based unit algebra SF, CMOS technology and CMOS circuits, Methods of synthesis of digital circuits on CMOS transistors, Construction of multi-elements even/ODD, Conclusion, Literatur
Keywords: Shannon's method, method of cascades, a high speed logical element, the complementary MOS transistor, a SELECTOR, BAN, multiple input element EVEN/ODD.